• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990009035A1
    申请号:PCT/JP1990/000138
    申请日:1990-02-05
    公开日:1990-08-09
    发明作者:Kenichi Ohtani
    申请人:Furukawa Denki Kogyo Kabushiki Kaisha；
    IPC主号:H05K1-00
    专利说明:
    [0001] チッ プキャ リ ア
    [0002] [技術分野]
    [0003] 本発明は、 I C , L S I 等の半導体チッ プの端子部を、 外部容器 (いわゆるパッ ケージ） 又は回路基板の端子部に接続する際に用い られるチッ プキヤ リ ァに関するものである。
    [0004] [背景技術]
    [0005] 従来、 半導体デバイスチッ プは、 ボンディ ング · ワイヤ一も しく はテ一ブキャ リ ア， ノ ッ チ等のチッ プキャ リ アによって、 チッ プを 収容するパヅ ケージのリ一ド フ レームあるいはチッ プを搭載する回 路基板の端子部と接続されていた。 ボンディ ング ' ワイヤーとチ、ソ ブキ ヤ リ ァの使用区分は、 半導体デバイスチッ プのビン間ピッ チに 依存し、 例えばピッチが 2 00 〜 3 00 m 以下の場合にはチッ プキヤ リ アが使用されるこ とが一般的である。
    [0006] • 第 3図に示す従来のテープキ ャ リ アでは、 ボリ イ ミ ドフ ィ ルム， ポリ エステルフ ィ ルム等からなる可撓性テープ 3 0 2 に、 半導体デ バイスチッ プ 3 0 6が装入されるデバイス孔 3 0 3が所定のピッ チ で穿設されており、 可撓性テープ 3 0 2の一方の面には、 デバイス 孔 3 0 3開口部周縁に放射状に配置されるィ ンナ一リード部 3 0 1 aを備えた所定の金属配線 3 0 1 が形成されている。
    [0007] このイ ンナ一リード部 3 0 1 a は、 第 3図に示される如く 、 デバ イス孔 3 0 3開口部につきだした状態 （いわゆるォ一バ一ハング構 造） となっており、 デバイス孔 3 0 3内に半導体デバイスチッ ブ 3 0 6が装入された状態でイ ンナーリード部 3 0 1 a と半導体デバィ スチッ プ 3 0 6のノ ンブ 3 0 7がボンディ ングされる。 ところで、 近年半導体デバイスチッ プの高集積度化の傾向は著し く、 それに伴って、 入出力ピン数の多ビン化が進み、 現在でほピン 間ピッチが 1 00 M m 以下の半導体デバイスチッ プも実用化の段階に 入っている。
    [0008] しかしながら、 このよう な非常に狭いビン間ピッチの半導体デバ イ スチッ プに対応できる微細なィ ンナ一リー ド部を備えたテープ キャ リ ア等のチッ プキャ リ アの作製は非常に困難である。
    [0009] 即ち、 チップキ ャ リ アの金属配線の一般的形成方法は、 可撓性 フ ィ ルム部材に 3 5 m 程度の銅箔を積層し、 あるいは銅箔片を貼付 しておいて、 この銅箔をエッチングするこ と によ り形成するか、 若 しく は可撓性フィ ルム部材表面に無電解メ ッキに対する触媒活性層 を所定の形状に設けておき、 その後銅メ ツキを施すこ とによって形 成されているが、 ビン間ビッチを非常に狭くする場合には以下のよ うな問題を生じる。
    [0010] 前者のエツチング方法の場合、 例えばビン間ピッチを 7 0 it m とす ると導体の幅は 3 5 μ ια 程度となるが、 銅箔層の厚さが 3 5 μ ιη である 場合には導体幅/導体厚の比が 1以下となるので、 このよ うな場合 にほサイ ドエツチングが著しく、 個々の配線の断面形状が合形形状 となってしまう。
    [0011] 又、 後者のメ ツキ方法の場合、 積み上げられたメ ツキから瘤がつ き出して配線間が短絡する可能性があり、 この瘤の大きさは例えば 銅メ ツキ厚が 3 5 μ m のときに、 2 0 ^ m 程度にまでなつてしまう。
    [0012] このような問題を解決するにあたつては、 上記の何れの方法にお いても金属配線の厚みを薄くすることが望まれる。 つまり、 エッチ ングによる方法において銅箔層の厚みが薄ければ、 サイ ドエケチン グがあま り進行せず、 ほぼ矩形断面の配線が得られ、 メ ツ キによる 方法においてもメ ツ キ厚が薄ければ、 瘤はあま り成長せず、 短絡の 危険性が少ない。
    [0013] しかし、 従来の金属配線のイ ンナーリー ド部は、 前述したよう に デバイス孔の開口部につきだしたオーバ一ハング構造をと っている ので、 半導体デバイスチッ プのボンディ ング時の加圧力は金属配線 単独で耐えなければならない。 こ の時の耐加圧力 （以下 「 フ ィ ン ガー強度」 と称す） は 5〜1 5 g 必要である とされているが、 銅箔層 を薄く して、 例えば、 2 5 ^ m 幅， 1 8 m 厚と した銅箔配線のフ ィ ン ガー強度は 1 2 g であり、 このよう に厚みを薄く した金属配線では、 半導体デバイスチッ ブのボンディ ングに耐えるこ とができない。
    [0014] この発明は、 かかる点に鑑みてなされたものであり、 金属配線の 微細化が可能で、 かつ充分なフ ィ ンガー強度を有し、 ボンディ ング 加工性に優れたチッ プキヤ リ ァを提供し、 かっこのチッ ブキ ヤ リ ァ と高度に集積化された半導体デバイスチッ プとを組合せるこ と によ り、 高集積化された半導体デバイスチッ ブの利用を容易ならしめる こ とを目的とするものである。
    [0015] [発明の開示]
    [0016] 本発明においては、 チッ プキヤ リ ァに従来のようなデバイス孔を 設けず、 イ ンナ一リード部を含んで半導体デバイスチッ ブを載置す べき領域 （即ち、 従来のデバイス孔穿設部分に相当） を第 1 の領域 と して、 この第 1 領域にはその周囲の第 2領域の第 2の厚みより薄 い厚みを有するフ ィ ルム部が形成されており、 この第 1 領域の薄膜 部により上記の課題を達成している。 即ち、 この発明においては、 金属配線のイ ンナーリード部は従来 のよう にオーバーハング構造をとっておらず、 第 1領域に形成され た薄膜部上に形成され、 かっこれによ り支持固定されているので、 金属配線の厚さを薄く してもボンディ ング工程における加熱加圧に 対して充分耐える こ とができる。 このため、 フ ィ ンガー強度を低下 させる こ となく 、 金属配線を薄く する こ とができるので、 従来不可 能であった金属配線の超微細化が可能となる。
    [0017] また、 本発明では、 従来のデバイス孔相当部にあたる第 1領域の 可撓性フ イ ルム部の厚みを薄く しているので、 この薄膜部と金属配 線との熱膨張係数の違いに起因して生じる熱応力が小さく、 ボンデ ィ ング工程における加熱によっ て、 イ ンナ一リード部の変形等が起 こ り に く レ、 0
    [0018] さらに、 ィ ンナ一リ一ド部は薄膜部上に固定された状態であるこ とから、 何等かの物体との接触等などによって、 イ ンナ一リード部 が変形したり、 先端部の乱れ等により隣接したィ ンナーリード部と 接触 （短絡） するなどの事故が起こ り にく く、 チップキヤ リ ァ製造 時から半導体デバイスチップとのボンディ ング時まで整然と したィ ンナーリード部の配列状態が維持される。
    [0019] また、 第 2領域の第 2の厚みが第 1 の厚みより厚く形成されてい るため、 チッ プキャ リ アとして要求されるフ ィルム強度を維持する こ とができる。 特に、 チ、ジブキャ リ アにテープキャ リ アを用いる場 合にほ、 可撓性フ ィ ルム部材として長尺のテープ部材を用い、 かつ 複数のチッ ブ載置部を設けても、 前記第 2の厚みによりテ一ブ部材 としての強度を保つことができるため、 テープ製造時から半導体デ パイスチップとのボンディ ング時までに行われる 'テープの巻き取り 工程やその他の取扱いが容易と なる。
    [0020] また、 イ ンナーリー ド部の先端よ り内側の領域 （領域 A ) に開口 を有するものは、 該開口によ り従来のデバイス孔と しての機能を持 たせると共に、 従来のイ ンナーリー ド部がオーバ一ハングと なる部 分を支える領域 （第 1 領域から前記領域 Aを除いた部分） の可撓性 フ ィ ルム部 （領域 B ) が、 所定のフ ィ ンガー強度が得られる範囲で 薄膜化されているので、 この薄膜部と金属配線との熱膨張係数の違 いに起因して生じる熱応力が小さ く 、 上記の発明と同様にボンディ ング工程における加熱によって、 ィ ンナーリー ド部の変形等が起こ り に く い。
    [0021] さらに、 前記領域 A に開口部が設けられ可撓性フ ィ ルム部材が形 成されていないため、 可撓性フ ィ ルム部材に含有されている不純物 イ オンが半導体チッ ブに移行して半導体デバイ スチッ ブが破壊され るのを防ぐ上でも有利である。
    [0022] 加えて、 アウターリー ド部を含む第 3領域については、 必要に応 じて可撓性フ ィ ルム部材を削除するかあるいは、 第 1 領域と同様に 薄膜部を形成してもよい。
    [0023] これは、 上記のチッ プキヤ リ ァに半導体デバイスチッ プを装着し て半導体装置と した後に、 外部回路装置等の端子部に接続する場合 の問題であ り、 例えばこの端子部に機械的装置等によ り直接ボン ディ ング加工して電気的に接続する場合には、 アウターリー ド部の フ ィ ンガ一強度を高めるために、 上記第 3領域にも薄膜部を形成し ておく こ とが望ま しい。 また、 一般的な半導体装置と して販売する 場合には、 例えば外部回路装置の端子部の配置と アウターリード部 の配置とが異なる場合や、 接合位置が裏面部側になる場合等には、 アウターリード部の曲げ性や電気的接合条件等を考慮して、 第 3領 域には可撓性フ ィ ルム部材を形成しないこ とが望ま しい。
    [0024] なお、 第 1領域と第 3領域とを結合させ、 金属配線部分を含む全 領域について薄膜部を形成し、 その周!！を第 2領域と して厚肉部を 形成したものと してもよい。
    [0025] 本発明にかかるチップキャ リ ァの製造方法は特に限定されるもの ではないが、 最終的に可撓性フ ィ ルム部材の第 1領域にその周囲の 第 2領域より薄い薄膜部が形成されているものとなればよい。
    [0026] 例えば、 以下のような方法によつて製造するこ とがてきる。
    [0027] まず、 ポ リ イ ミ ド， ポ リ フ エ二レンサルフ ァ イ ド， ポ リ エチレン テレフタ レー 卜 ， 液晶ポ リ マー等の耐熱性に優れた材質で厚さ 1 0〜 2 0 0 m 程度の可撓性フ ィ ルムの一方の面に、 スパッ タ一蒸着 法によって、 厚さ 0 . 1〜 1 m の金属皮膜 （銅， クロム， ニッ ケル 等） を形成する。
    [0028] そして、 必要に応じて更に銅メ ツキを施し、 1〜2 θ ί πι の銅を主 体と した金属箔層とし、 この金属箔層にエッチングを施すか、 ある いは金属皮膜形成後、 不要部分をマスキングして （ネガバターンで マスキング） 銅メ ッキを施し、 その後金属皮膜をフラッシュエッチ ングすることにより、 金属配線を形成する。
    [0029] その後、 開口部を形成させる場合にほ、 金属配線のイ ンナ一リ ー ド部に囲まれた領域であって、 イ ンナーリード部の先端より内側の 領域 Αについて可撓性フ ィルム部材をエツチング等によつて除去し てデバイス孔を形成する。 こ こで、 イ ンナ一リード部の先端より内 側領域とは、 イ ンナ一リード部の先端からの距離が 5 mni程度以内で あれば本発明の作用効果が十分発揮されるが、 より望ましく はイ ン ナ一 リ ー ド部の先端から 2 mm程度以内であるこ と が好ま しい。 しかる後、 金属配線のイ ンナ一リー ド部を含んだ第 1 領域につい て、 若し く は第 1 領域か ら領域 Aを除いた領域について、 可撓性 フ ィ ルム部材の厚さを金属配線を形成していない側から削減し、 第 1 領域に薄膜部を形成する。
    [0030] なお、 ア ウターリー ド部を含む第 3領域について、 可撓性フ ィ ル ム部材を全て削除し、 あるいは薄膜部を形成する場合には、 上記の 方法に準じて行う こ とができ る。
    [0031] こ こ で、 高分子フ ィ ルムからなる可撓性フ ィ ルム部材の厚さを削 減する方法と しては、 例えばドライエッ チング法と して、 プラズマ エッチングがある。 こ の方法では、 E C Rプラズマ等によ り、 ブラ ズマ活性されたガスを被エツ チング面に吹き付けるこ と によ り その 部分の高分子フ ィ ルムが除去され、 薄膜部が形成される。
    [0032] また、 可撓性フ ィ ルム部材がポリ イ ミ ドフ ィ ルムからなっている 場合は、 ヒ ドラジン とエチレンジアミ ンの混合液， 水酸化カ リ ウム 等のアルカ リ系薬品をエタノールあるいは水に溶解させた溶液等を 用いたゥエツ トエツ チングによっても好ま しい結果が得られる。
    [0033] この際、 可撓性フ ィ ルム部材の第 1 領域に形成される薄膜部の厚 さは、 充分なフ ィ ンガー強度を確保するためには 5 1 m 程度以上確 保するこ とが望ま しく、 又、 熱応力によるイ ンナ一リー ド部の変形 を防止するためには金属配線の厚さと同等あるいはそれより薄いこ とが好ま しい。 例えば、 可撓性フ ィ ルム部材がポリ イ ミ ドフ ィ ルム からなる場合には、 フ ィ ンガー強度の点から 5〜2 5 m の範囲とす るこ とが望ま しい。
    [0034] 以上のよう に本発明においては、 チップキヤ リ ァのィ ンナ一リ一 ド部が薄膜化された可撓性フ ィルム部で補強されているので、 金属 配線の厚さが従来に比べて大幅に薄い場合でもボンディ ング加工時 の加熱加圧によってイ ンナ一リー ド部が折れまがつたり、 熱応力に よってイ ンナーリード部が変形したりするこ とが起こ り にく く、 ボ ンティ ング加工性が非常に優れている。
    [0035] また、 イ ンナーリ ー ド部が可撓性フ ィ ルムの薄膜部上に固定され た状態であるこ とから、 常に整然と したイ ンナーリード'部の配列が 維持され、 イ ンナ一リード部のビン間ピッチが非常に狭い場合に確 実なボンディ ングを行なう上で有利である。
    [0036] そして、 本発明によれば、 従来不可能であった非常に微細なイ ン ナ一リー ド部を備えたテープキャ リ ア等のチッ プキヤ リ ァを実現で きるので、 ピン間ビッチが非常に狭い半導体デバイスチッ ブの実装 に対応することができ、 半導体デバイスチッ ブの著しい高集積度化 が進む中にあって非常に有益である。
    [0037] さらに、 このチップキャ リ アを用いて半導体デバイスチッ ブと組 合せるこ とにより半導体装置としての製品を作成すれば、 製作段階 における手数と費用が削減でき、 しかも不良品の発生が減少するた め、 製品コス トの削減を図るこ とができる。
    [0038] 加えて、 第 1領域内に開口を有するものは、 該開口を従来と同様 なデバイス孔と して利用できるとともに、 可撓性フ ィ ルム部材に含 有されている不純物イオンの影響から半導体デバイスチップが破壊 されるのを防ぐために有効である。
    [0039] また、 アウターリード部に薄膜部が形成されたものは、 外部回路 装置等の端子部と接続する場合のボンティ ング加工性が非常に優れ ている。 [図面の簡単な説明]
    [0040] 第 1 図は、 本発明の第一の実施例に係るチッ プキヤ リ ァの部分断 面を し、
    [0041] 第 2図は、 本実施例をテープキヤ リ ァに応用したものの部分平面 を Kし、
    [0042] 第 3図は、 従来のチッ プキャ リ アの部分断面を示し、
    [0043] 第 4図は、 本発明の第 2の実施例に係るチッ プキヤ リ ァの部分断 面を T し、
    [0044] 第 5図は、 本実施例をテープキャ リ アに応用したものの部分平面 を示し、
    [0045] 第 6 . 7 , 8 , 9図は、 本発明の他の実施例に係るチッ プキヤ リ ァの構造を部分断面で示す。 ·
    [0046] [発明を実施するための最良の形態]
    [0047] 第 1 図及び第 2図は、 太発明の第 1 の実施例にかかるテープキ ヤ リ アの部分断面図及び部分平面図である。 本実施例においては、 ま ず厚さ 5 0 μ m のポリ イ ミ ドフ ィ ルムからなる可撓性テープ 2 の一方 の面に、 スパッ ター蒸着法によって 0 . 2 ^ ιπ の銅皮膜を付着させ、 更に電解銅メ ツキを施して厚さ Ι Ο μ πι の銅箔層を形成した。
    [0048] そ して、 塩化第二鉄水溶液を用いて銅箔層にエツチングを施し、 導体幅 （第 2図 Α ) 2 5 m ， 導体ピッチ （第 2図 B ) 5 0 m の金属 配線 1 を長手方向に所定のビツチで複数組形成した。 尚、 第 2図で ほ 1 組の金属配線だけを例示し、 また配線本数ほ省略している。 本実施例における金属配線 1 は、 半導体デバイスチッ プ 6のバン ブ 7 と ボンデ ィ ングされるイ ンナ一リ ー ド部 1 a を内側に、 ノ ッ ケージや外部回路基板の端子部と接続されるアウターリード部 1 b を外側にして第 2図に示されるよう に放射状に配置されている。
    [0049] なお、 本実施例の金属配線 1 においては、 イ ンナ一リード部 1 a と 1 対 1 に対応するアウターリード部 1 bが設けられており、 それ ぞれのァウタ一リード部 1 bが回路基板等の外部回路装置の端子部 に接続されるよう になっているが、 これに限るものではない。
    [0050] 即ち、 本発明にかかるテープキャ リ アに形成される金属配線は、 第 2図のよう に一端にィ ンナ一リード部、 他端にアウターリード部 を備えた配線が所定のピッ チで並んでいる場合だけでなく、 ァ ゥ タ一リード部とインナーリード部が 1対多に対応している場合や、 イ ンナーリード部がその外側に形成された所定の回路に接続されて いる場合もある。 また、 本実施例では、 1 組の金属配線に、 半導体 デバイスチッ ブがボンデングされるィ ンナ一リード部が 1 組だけ形 成されているが、 場合によっては 1 組の金属配線に複数組のィ ン ナーリード部が形成されていても良い。
    [0051] しかる後、 可撓性テ一ブ 2の背面 （金属配線を形成していない側 の面） の第 2図中、 点線で囲まれた部分 （金属配線 1 のィ ンナー リード部 1 aを含んで半導体デバイスチッブ 6の載置領域を囲む第 1領域） を除いて、 可撓性テープ 2の表面全体を耐アル力リ性エツ チングレジス トで保護し、 このテープ 2を 5規定の水酸化カリ ウム 水溶液中に、 5 0 "Cにて 1 時間浸漬した後、 水洗した。 これにより、 エッ チングレジス ト で保護しなかった部分の残存ポリイ ミ ド厚は 9 β m となった。 即ち、 末実施例ではゥエツ トエッチングによって 可撓性テープ 2のイ ンナ一リード部 1 aを含んでチッブ 6の載置領 域を囲む領域の厚さをテープ 2背面 （紙面裏側） から削減し、 薄膜 部 3 (第 2図中、 点線で囲まれた部分） を形成した。
    [0052] なお、 テープ 2両サイ ド長手方向に所定のピッ チで連設されるス プロケッ 卜孔 5 と ア ウターリー ド部 1 b に対応する部分に形成され るアウターリー ド孔 4 については、 必ずしも必要なものではない。 例えば、 スブロケッ 卜孔 5を用いずにテープの搬送が可能な場合 や可撓性テープを付けた状態でアウターリー ド部 1 b を回路基板等 の端子部に接合する場合もある。 しかし、 こ れらの孔を設ける必要 がある場合は、 例えば開孔部以外を耐アル力 リ性のエツ チングレ ジ ス ト で保護して、 薄膜 ΪΡを形成した と同様なアル力 リ 系の溶液で エッチングを行なう こ と によ り形成するこ とができる。
    [0053] ま た、 こ のア ウター リ ー ド孔 4 に該当する部分にも、 前記イ ン ナ一 リ ー ド部 1 a と同様に薄膜部を形成させるこ と に よ り 、 ァ ゥ ターリー ド部 1 bの金属配線の微細化と共に、 外部回路装置の端子 部への接続配線と して必要な強度が保持され、 微細化された配線に も拘らず高いボンディ ング加工性が得られる。
    [0054] なお、 本実施例でほ可撓性フ イ ルム部材と して三菱化成工業㈱、 商品名 『ノ バッ クス』 を使用しているが、 これは上記のよ う に対 エッチング特性に優れ、 さらに半透明であるこ とからボンディ ング 時の位置合せにおける画像処理等が容易におこなえる為である。 従って、 可撓性フ イ ルム部材と して他の製品等を用いた場合には エツチング条件等が異なる。
    [0055] 上記のよう にして作製したテープキヤ リ ァについて、 第 1 図のィ ンナ一リード部付近の拡大断面図に示されるよう に、 イ ンナ一リー ド部 1 a に半導体デバイスチップ 6のバンプ 7 をボンディ ングした ところ、 イ ンナ一リ一ド部が 1 aが可撓性テープ 2の薄膜部 3 で支 P JP90
    [0056] - 1 2 - えられているため、 加圧によってイ ンナ一リード部 1 aが折れ曲つ たりするこ とがなかった。 また、 薄膜部 3が 3 m と薄いため、 熱 応力によってィ ンナ一リード部 1 aが変形するこ ともなく ボンデン グ加工性は非常に良好であった。
    [0057] こ こで、 术発明の実施例ではテープ 2の金属配線 1 形成面側に半 導体デバイスチッ ブ 6が位置するこ とになるが、 これに限るもので はない。 例えば、 薄膜部 3の裏面部からインナーリード部を構成す る金属配線 1 に至る穿孔部を設け、 この穿孔部内に前記金属配線か ら延設された導電体からなる突起電極等を設ける等の方法により、 薄膜部の裏面部側に半導体デバイスチッ ブ 6を配設させるこ とがで ぎる。
    [0058] 次に、 末発明の第 2の実施例について説明する。
    [0059] 第 4図及び第 5図は、 本発明の第 2の実施例にかかるテープキヤ リ ァの部分断面図及び部分平面図である。 本実施例における可撓性 テープ 4 0 2及びその表面の形成、 並びに金属配線 4 0 1 の形成方 法等は先の実施例と同一であり、 金属配線 4 0 1 は、 半導体デバイ スチップ 4 0 6のバンプ 4 0 7 とボンデイ ングされるイ ンナ一リー ド部 4 0 1 aを内側に、 パッケージや回路基板の端子部と接続され るアウターリード部 4 0 l bを外側にして第 5図に示されるよう に 配置されている。
    [0060] なお、 术実施例の金属配線 4 0 1 における、 インナ一リード部 a と対応するアウターリード部 4 0 1 b との関係についても先の実施 例と同一である。
    [0061] 次に、 インナ一リード部 4 0 1 aで囲まれ、 かつイ ンナ一リード 部 4 0 1 aの先端から 1 内側の領域 （領域 A ) を除いて、 可撓性 テ一ブ 4 0 2の表面全体を耐アル力 リ性エッ チングレジス 卜 で保護 し、 テープ 4 0 2 を 5 N の水酸化カ リ ウ ム水溶液中に、 5 0 °C にて 1 . 5 時間浸清した後、 水洗した。 これによ り、 エッ チングレジス ト で保護しなかつた領域 Aのポリ イ ミ ドが除去され、 デバイ ス孔 4 0 8が形成された。
    [0062] その後、 更にイ ンナーリ ー ド部 4 0 1 a を含み半導体デバイス チッ プ 4 0 6の載置領域を含んだ領域 B (第 5図において斜線部で 示す） を除いて可撓性テープ 4 0 2の表面を耐アルカ リ性エツ チン グレジス 卜で保護した状態で、 テープ 4 0 2 を 5 Nの水酸化力 リ ウ ム水溶液中に、 5 0 °C に て 1 時間浸漬した後、 水洗した。 これによ り、 イ ンナ一リー ド部 4 0 1 aを補強している部分である領域 Bの 可撓性テ一ブ 4 0 2が第 4図の如く ハ一フェツ チングされ、 薄膜部 4 0 3が形成された。 本実施例では、 薄膜部 4 0 3 の厚さ （エッ チ ング条件によ り制御される） を 1 2 μ m と した。
    [0063] ' 第 5図中、 テープ両サイ ド長手方向に所定のピッチで連設されて いるスブロケッ 卜孔 4 0 5 と アウターリー ド部 4 0 1 b に対応する 部分に形成されるアウターリー ド孔 4 0 4 についても先の実施例と 同様である。
    [0064] 上記のよう に して作製したテープキヤ リ ァについて、 第 4図のデ バイス孔 4 0 8付近の拡大断面図に示されるよう に、 イ ンナ一リ一 ド部 4 0 1 a と半導体デバイスチッ プ 4 0 6のバンプ 4 0 7 をボン デイ ング した と こ ろ、 イ ンナーリー ド部が 1 aが領域 B の可撓性 テープ 4 0 2の薄膜部 4 0 3で補強されているため、 加圧によって イ ンナーリー ド部 4 0 1 aが折れ曲ったりするこ とがなかった。
    [0065] また、 熱応力によるイ ンナ一リード部 4 0 1 aの変形もほとんど なく ボンデング加工性は非常に良好であつた。
    [0066] 加えて本実施例では、 デバイス孔 4 0 8が設けられているこ とか ら、 製品段階における樹脂固定を行う場合に、 デバイス孔 4 0 8を 利用して接着固定樹脂を流しこめるため、 作業が容易に行える利点 力 ある。
    [0067] なお、 上記の実施例においては、 銅の金属配線を形成したが、 本 発明の金属配線は銅に限らず、 銅と他の金属の二層構造あるいは銅 以外の金属だけで構成されていても良いことは言う までもない。
    [0068] ここで、 第 1 領域に薄膜部を形成する方法としては、 上記に示し たものの他、 以下の方法によるものでもよい。
    [0069] まず、 第 6図に示すよう に、 可撓性フ ィ ルム部材 6 0 2の第 1領 域をエッ チング処理する際に、 ハーフェツチングでは微細な厚さの 薄膜形成が難しい場合が有るため、 第 1領域の可撓性フ ィ ルム部材 6 0 2を全てエッチングその他の方法で取除いた後に、 この第 1領 域に新たに薄膜を形成してもよい。 また、 第 7図に示すよう に、 可 撓性フ イ ルム部材 7 0 2 に金属箔層を形成する代り に、 上記同様な 厚さを有する金属箔片 7 0 1 を貼付してもよい。 この際、 可撓性 フ ィ ルム部材 7 0 2は、 上記同様にエツチング処理してもよいが、 前記第 1領域、 若しく は前記デバイス孔 （領域 A ) に相当する領域 に予め開口部を有するものを使用するこ とができる。
    [0070] これらの、 金属箔片 7 0 1等の該開口部に面した部分に薄膜 7 0 4を形成すればよい。 この薄膜 7 0 4の材質は可撓性フィルム部材 と同様な性質を備えたものであるこ とが好ましい。
    [0071] 薄膜部 6 0 4 , 7 0 4を形成する方法としてほ、 例えば前記の開 口部のみ、 若しく は全面等に樹脂を薄膜に塗布する方法で簡単に作 成できる。
    [0072] 一方、 薄膜形成材料が接着性を有する場合には、 第 8図に示すよ う に、 金属箔片 8 0 1 を貼付する際に貼付面全面にこ れを塗布して 貼付すれば前記開口部に簡単に薄膜部 8 0 4が形成できる。
    [0073] 例えば、 エポキシ， ポリ イ ミ ド， ポ リ エステル系の硬化性材料で あれば、 可撓性フ ィ ルム部材となるとともに接着性を有するため、 薄膜部を形成すると同時に接着層と しての転用が可能である。
    [0074] 又、 薄膜形成材料が接着性を持たない場合には、 第 9図に示すよ う に、 金属箔片 9 0 1 側の全面に塗布層 9 0 4を、 フ ィ ルム部材側 全面に接着層 9 0 9 を形成するこ とで、 第 1 領域に薄膜部を形成で きる。
    [0075] さらに、 上記の方法を組合せて薄膜を形成してもよく 、 薄膜が不 要な部分には予め塗布しないか、 あるいは薄膜部の材質と して感光 性ポリ イ ミ ド等の感光性材料を用いれば可撓性フ ィ ルム に塗布した 後に、 リ ソグラフ ィ 一により所望する部分のみに薄膜を残すこ と も でき る。
    [0076] [産業上の利用可能性]
    [0077] 本発明ほ、 半導体デバイスチッ ブを用いた半導体装置の製造過程 において主に利用されるものである。
    权利要求:
    Claims 請 求 の 範 囲
    1 . 半導体デバイスチッ ブの端子部と接続されるイ ンナーリード 部を有する複数組の金属配線が、 一方の面側に前記チップを載置す べき領域に向つて放射状に形成された可撓性フ ィルム部材からなる チッ プキャ リ アであっ て、
    前記フ ィ ルム部材が、 前記イ ンナーリ ー ド部を含んで前記載置領 域を囲む限定された第 1 領域では第 1 の厚さを有し、 前記第 1領域 の周囲の第 2領域では第 2の厚みを有し、 前記第 1 の厚みが前記第 2の厚みより薄いもの。
    2 . 請求の範囲 1 によるチッ プキャ リ アであって、 前記フ ィ ルム 部材が長尺の可撓性テープの形をしており、 該テープには半導体デ バイ スチッ ブを載置すべき領域が複数配列され、 その各載置領域に 前記チッ ブの端子部と接続されるィ ンナ一リード部を有する複数組 の金属配線が可撓性テ一ブの一方の面側に各々形成され、
    前記各載置領域について、 前記ィンナーリ一ド部を含んで前記載 置領域を囲む限定された第 1領域では前記テープがその周囲の第 2 領域より相対的に薄い厚みを有するもの。
    3 . 請求の範囲 1又は 2 によるチッブキヤ リ アであって、 前記可 撓性フ ィルム部材が、 前記第 1領域内において前記ィンナーリ一 ド 部の先端より内側の領域に開口を有するもの。
    4 . 請求の範囲 1 , 2又は 3 によるチップキャ リアであって、 前 記フ ィ ルム部材の第 1領域が、 金属配線のある面側の反対側で減肉 されているもの。
    5 . 請求の範囲 1 , 2 , 3 又は 4 によるチッ プキャ リ アであつ て、 前記金属配線が、 外部回路装置に接続されるべきアウターリー ド部を有し、 前記フ ィ ルム部材が、 前記アウターリー ド部を舍む第 3領域では第 3 の厚みを有し、 この第 3の厚みが前記第 2の厚みよ り薄いもの。
    6 . 半導体デバイスチッ プの端子部と接続されるイ ンナーリー ド 部を有する複数組の金属配線が、 一方の面側に前記チッ プを載置す ベき領域に向って放射状 形成された可撓性フ ィ ルム部材からなる チッ プキヤ リ ァと、
    前記キ ヤ リ ァの前記載置領域上にマウ ン 卜 され且つ自身の端子部 が前記ィ ンナーリー ド部に電気的に接続された前記半導体チッ ブと の組合せであつて、
    前記フ ィ ルム部材が、 前記ィ ンナーリー ド部を含んで前記載置領 域を囲む限定された第 1 領域では第 1 の厚さを有し、 前記第 1 領域 の周囲の第 2領域では第 2の厚みを有し、 '前記第 1 の厚みが前記第 2の厚みよ り薄いもの。
    7 . 請求の範囲 6 による組合せであって、 前記フ ィ ルム部材が長 尺の可撓性テープの形を しており 、 該テープには半導体デバイス チッ プを載置すべき領域が複数配列され、 その各載置領域に前記 チッ ブの端子部と接続されるィ ンナーリー ド部を有する複数組の金 属配線が、 可撓性テープの一方の面側に各々形成されたチッ ブキヤ リ ア と、
    前記各載置領域に各々載置された複数の半導体チッ ブとを含むも の。
    8 . 請求の範囲 6又は 7 による組合せであつて、 前記可撓性フ ィ ルム部材が前記第 1領域内において前記ィ ンナーリー ド部の先端よ り内側の領域で除去されも しく は予め形成されず、 この内側領域に 開口が形成されているもの。
    9 . 請求の範囲 6 , 7又は 8 による組合せであって、 前記チッ プ キヤ リ ァの前記フ ィ ルム部材の第 1 領域が、 金属配線のある面側の 反対側で減肉されているもの。
    1 0 . 請求の範囲 6 , 7 , 8又は 9 による組合せであって、 前記 チッ プキヤ リ ァの金属配線が、 外部回路装置の端子部と接続される アウターリード部を有し、
    前記フ ィ ルム部材が、 前記ァゥターリード部を含む第 3領域では 第 3 の厚みを有し、
    この第 3 の厚みが前記第 2の厚みより薄いもの。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP4541763B2|2010-09-08|回路基板の製造方法
    US7639473B2|2009-12-29|Circuit board structure with embedded electronic components
    KR100549844B1|2006-02-06|전자 부품 및 반도체 장치의 제조 방법, 반도체 장치,회로 기판 및 전자 기기
    US6838368B1|2005-01-04|Method for making semiconductor device using a nickel film for stopping etching
    JP5882390B2|2016-03-09|チップ／基板アセンブリを形成する方法
    KR101173075B1|2012-08-13|집적 회로 디바이스를 패키징하는 방법 및 장치
    KR100838440B1|2008-06-16|전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
    US8101864B2|2012-01-24|Electronic device substrate and its fabrication method, and electronic device and its fabrication method
    US7537668B2|2009-05-26|Method of fabricating high density printed circuit board
    EP1503409B1|2014-06-25|Module with embedded semiconductor IC which has a narrow electrode pitch and method of fabricating the module
    KR100437437B1|2004-06-25|반도체 패키지의 제조법 및 반도체 패키지
    US6762503B2|2004-07-13|Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
    US6916685B2|2005-07-12|Method of plating metal layer over isolated pads on semiconductor package substrate
    CN1805657B|2010-05-12|配线电路基板
    KR100389314B1|2003-06-25|도금인입선 없는 인쇄회로기판의 제조방법
    CN100517680C|2009-07-22|布线基板、半导体装置及显示模块
    KR100667642B1|2007-01-12|플렉시블 배선 기판, 플렉시블 배선 기판을 사용한 반도체장치 및 전자기기, 및 플렉시블 배선 기판의 제조방법
    KR100834657B1|2008-06-02|전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
    US6291271B1|2001-09-18|Method of making semiconductor chip package
    KR100499003B1|2005-07-01|도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
    US7078331B2|2006-07-18|Method of forming redistribution bump and semiconductor chip and mount structure fabricated using the same
    US6569712B2|2003-05-27|Structure of a ball-grid array package substrate and processes for producing thereof
    US6989291B2|2006-01-24|Method for manufacturing circuit devices
    KR20040101000A|2004-12-02|전자 회로의 접속 구조와 그 접속 방법
    TW501240B|2002-09-01|Printed-wiring substrate and method for fabricating the printed-wiring substrate
    同族专利:
    公开号 | 公开日
    EP0408768A1|1991-01-23|
    EP0408768A4|1991-08-28|
    CA2026214A1|1990-08-07|
    KR910700542A|1991-03-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-08-09| AK| Designated states|Kind code of ref document: A1 Designated state(s): CA JP KR US |
    1990-08-09| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB IT LU NL SE |
    1990-09-26| WWE| Wipo information: entry into national phase|Ref document number: 2026214 Country of ref document: CA |
    1990-10-03| WWE| Wipo information: entry into national phase|Ref document number: 1990902671 Country of ref document: EP |
    1991-01-23| WWP| Wipo information: published in national office|Ref document number: 1990902671 Country of ref document: EP |
    1995-02-14| WWW| Wipo information: withdrawn in national office|Ref document number: 1990902671 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP2567789||1989-02-06||
    JP1/25677||1989-02-06||
    JP1/55220||1989-03-09||
    JP5522089||1989-03-09||KR1019900702162A| KR910700542A|1989-02-06|1990-02-05|칩 캐리어|
    [返回顶部]